거리를 줄이면 빨라진다
칩과 칩 사이 배선이 짧아지면 신호가 왕복하는 시간이 줄고 필요한 전력도 줄어듭니다. 인터포저는 이 거리를 밀리미터에서 마이크로미터로 줄입니다.
Advanced Packaging
첨단패키징사업부
칩을 더 작게 만들기 어려워지자 여러 칩을 잘 붙이는 일이 성능을 결정하게 되었습니다.
- 최소 피치
- 9μm
- 부문 매출
- 1.94조 원
- AI 비중
- 76%
- 월 조립
- 4.8만 장
Overview
미세화가 느려진 자리를 패키징이 메운다
공정 노드를 한 세대 줄이는 데 드는 비용과 기간이 계속 늘고 있습니다. 그래서 하나의 큰 칩을 만드는 대신, 기능별로 나눈 작은 칩을 촘촘히 붙여 한 덩어리처럼 쓰는 방식이 주류가 되었습니다.
첨단패키징사업부는 이 조립을 맡습니다. 청주 캠퍼스에 2.5D 인터포저 라인과 팬아웃 패널 라인, 하이브리드 본딩 라인을 두고 있으며, 2025년 매출 1조 9,400억 원 중 76%가 AI 가속기용이었습니다.
이 부문은 2020년까지 매출 3,900억 원의 작은 조직이었습니다. 5년 만에 다섯 배가 된 이유는 HBM 때문입니다. 고대역폭 메모리는 D램을 12단으로 쌓고 실리콘 관통 전극으로 잇는데, 이 작업이 곧 첨단패키징입니다.
Tech
패키징 기술별 규격
| 기술 | 연결 피치 | 층간 두께 | 최대 기판 크기 | 주 용도 |
|---|---|---|---|---|
| 2.5D 실리콘 인터포저 | 40μm 마이크로범프 | 100μm | 110 x 110mm | AI 가속기 · HBM 연결 |
| TSV 실리콘 관통 전극 | 지름 5μm | 50μm 박막화 | 12인치 웨이퍼 | HBM 12단 적층 |
| 하이브리드 본딩 | 9μm 구리-구리 직접 | 접착층 없음 | 12인치 웨이퍼 | HBM4 · 3D 로직 적층 |
| FO-PLP 팬아웃 패널 | 8μm 재배선 | 380μm | 600 x 600mm | 모바일 AP · PMIC |
| FC-BGA 플립칩 | 130μm 솔더볼 | 1,200μm | 85 x 85mm | 고성능 SoC · 네트워크 |
| SiP 시스템인패키지 | 와이어 25μm | 800μm | 30 x 30mm | 웨어러블 · IoT 모듈 |
하이브리드 본딩은 범프 없이 구리 패드를 직접 접합합니다. 층간 거리가 짧아져 대역폭이 늘고 열저항이 줄어듭니다.
Growth
5년 만에 다섯 배
- 부문 매출
- 1조 9,400억 원
- AI 가속기 비중
- 76%
- 최소 접합 피치
- 9μm
- 월 조립 능력
- 4.8만 장
2020년 3,900억 원 대비 5.0배
2.5D 인터포저 물량 기준
하이브리드 본딩 양산 기준
12인치 웨이퍼 환산
Why
패키징이 성능을 바꾸는 이유
열을 빼내야 성능이 유지된다
AI 가속기 한 덩어리는 700W 를 넘습니다. 열이 갇히면 클럭이 떨어집니다. 몰딩 재료와 방열판 접합면 설계가 실제 성능을 좌우합니다.
수율을 나눠 가진다
큰 칩 하나는 결함 하나에 전체가 버려집니다. 작은 칩 여럿으로 나누면 불량 조각만 버리면 됩니다. 면적이 커질수록 이 차이가 커집니다.
Hybrid
범프를 없애는 접합
지금까지 칩을 쌓을 때는 사이에 구리 범프를 두고 솔더로 붙였습니다. 범프는 지름이 있어 피치를 40μm 아래로 줄이기 어렵고, 사이 공간을 채우는 수지가 열을 막습니다.
하이브리드 본딩은 두 웨이퍼 표면을 원자 수준으로 평탄화한 뒤 구리 패드끼리 직접 붙입니다. 접합 피치를 9μm 까지 줄였고 층간 접착층이 없어 열저항이 3분의 1로 낮아졌습니다.
조건이 까다롭습니다. 표면 거칠기는 0.5nm 이하여야 하고 파티클 하나가 웨이퍼 전체를 버립니다. 전용 클린룸을 ISO 클래스 1로 운영하는 이유입니다.
- 접합 피치 9μm (마이크로범프 대비 4.4배 미세)
- 표면 거칠기 0.5nm 이하 화학기계연마
- 층간 접착층 없음 · 열저항 3분의 1
- ISO 클래스 1 전용 클린룸 운영
