메모리
DDR5·LPDDR5X·GDDR7·HBM3E 를 1a나노(12나노급) 공정으로 양산합니다. 서버·모바일·그래픽 전 영역을 덮습니다.
자세히 보기
Semiconductor for the next decade
다음 10년의 연산을
먼저 만듭니다
메모리에서 시스템반도체, 첨단 패키징과 전자소재까지. 넥서스일렉은 하나의 캠퍼스 안에서 설계·공정·조립·검증을 잇는 수직 통합 구조로 고객의 개발 주기를 단축합니다.
- 2025 연결 매출
- 24.86조 원
- 임직원
- 21,400명
- 글로벌 거점
- 17개국
- 누적 등록 특허
- 12,800건
Business
다섯 개의 축으로
움직입니다
넥서스일렉의 사업은 메모리·시스템반도체·파운드리·첨단패키징·전자소재 다섯 축으로 구성됩니다. 각 축은 독립된 손익 단위이면서 동시에 하나의 로드맵을 공유합니다.
Scale
웨이퍼 한 장이 완성되기까지
1,200개의 공정을 지납니다
다섯 개 사업축은 서로 다른 시장을 보지만, 같은 캠퍼스와 같은 공정 로드맵 위에서 움직입니다.
Our Businesses
다섯 축을 떠받치는
여섯 개의 사업부
낸드·스토리지
321단 3D V-NAND 와 QLC 를 기반으로 엔터프라이즈 SSD, 클라이언트 SSD, UFS 4.1 을 공급합니다.
자세히 보기
파운드리
4나노 FinFET 부터 65나노 특수 공정까지 9개 노드를 운영합니다. 연 84회 MPW 셔틀을 엽니다.
자세히 보기
첨단 패키징
2.5D 실리콘 인터포저, TSV, FO-PLP 로 HBM 스택과 칩렛 집적을 담당합니다.
자세히 보기
전자소재
EMC, CMP 슬러리, 본딩와이어, 포토레지스트 4개 품목군을 자체 합성합니다.
자세히 보기
차량 반도체
ASIL-D 대응 MCU 와 AEC-Q100 Grade 1 부품군으로 전동화·자율주행 플랫폼을 지원합니다.
자세히 보기Vertical Integration
한 캠퍼스 안에서
설계부터 신뢰성 검증까지
화성 캠퍼스는 300mm 전공정 팹 3동, 첨단 패키징 라인 2동, 신뢰성 시험동 1동, 설계연구소 1동이 도보 12분 거리 안에 모여 있습니다. 시제품이 나오면 같은 날 신뢰성 시험에 들어갑니다.
이 구조 덕분에 신규 제품의 설계 확정에서 초도 양산까지 평균 14.2개월이 걸립니다. 업계 평균 대비 약 4개월 짧은 수치이며, 고객 요구 사양이 바뀌었을 때 되돌리는 비용도 그만큼 줄어듭니다.
2025년 기준 캠퍼스 총 부지는 187만 제곱미터, 클린룸 면적은 42만 제곱미터입니다. 청정도는 전공정 주요 구역이 ISO Class 3, 포토 구역이 ISO Class 2 로 관리됩니다.
Hwaseong Campus
설계연구소에서 신뢰성 시험동까지
걸어서 12분입니다
Campus in Numbers
한 곳에 모여 있으면
되돌리는 비용이 줄어듭니다
설계·공정·조립·검증이 걸어서 닿는 거리에 있습니다. 캠퍼스가 실제로 무엇을 갖추고 있는지 숫자로 적었습니다.
- 300mm 전공정 팹 3동 · 월 웨이퍼 투입 41만 장
- 첨단 패키징 라인 2동 · HBM 스택 월 24만 개
- 신뢰성 시험동 1동 · 상시 시험 채널 9,600개
- 설계연구소 1동 · 회로 설계 인력 2,870명
Performance
숫자로 보는
넥서스일렉
- 2025 연결 매출
- 24.86조 원
- 2025 영업이익
- 3.42조 원
- 2025 R&D 투자
- 2.98조 원
- 월 웨이퍼 투입
- 41만 장
전년 대비 12.4% 증가했습니다. 서버 DRAM 과 HBM 비중 확대가 성장을 이끌었습니다.
영업이익률 13.8%. 고부가 제품 믹스 개선이 수익성에 반영됐습니다.
매출 대비 12.0%. 이 중 41%가 차세대 메모리와 패키징에 배정됐습니다.
300mm 환산 기준입니다. 2027년 P4 팹 가동 시 52만 장으로 늘어납니다.
※ 위 수치는 디자인 샘플을 위해 작성한 가상의 실적입니다.
Technology
공정이 만드는 차이
같은 설계도 어느 공정에서 만드느냐에 따라 결과가 달라집니다. 넥서스일렉이 직접 다루는 네 가지 장면입니다.
본딩 패드 형성
미세 피치 패드를 균일하게 형성해 후공정 수율을 지킵니다.
321단 V-NAND 식각
채널 홀 식각 정밀도를 나노미터 단위로 관리합니다.
2.5D 인터포저
실리콘 인터포저 위에서 로직 다이와 HBM 스택을 잇습니다.
1a나노 D램 셀
12나노급 셀 구조를 EUV 다중 패터닝으로 구현합니다.
People
공정을 정하는 것은
결국 사람입니다
설계·공정·품질 세 조직이 같은 회의에서 사양을 확정합니다. 그 자리가 실제로 어떻게 굴러가는지 적었습니다.
사양 결정 회의
매주 화요일, 세 조직 책임자가 한자리에 모여 다음 분기 사양을 확정합니다. 결정은 그 자리에서 끝냅니다.
도면 검토
회로 도면은 양산 라인 담당자가 함께 본 뒤에야 확정됩니다. 만들 수 없는 설계를 미리 걸러냅니다.
직무 순환
입사 3년 차에 한 번, 설계와 공정 사이를 옮겨 볼 수 있습니다. 2025년에는 214명이 신청했습니다.
Newsroom
뉴스룸
넥서스일렉의 최신 소식입니다.
HBM3E 12단 36GB 북미 고객사 인증 완료
데이터센터용 가속기 3개 플랫폼에서 신뢰성 검증을 마치고 4분기부터 순차 공급합니다.
화성 P4 팹 착공 · 2027년 4분기 가동 목표
1a나노 이하 공정 전용 라인으로 월 11만 장 규모입니다. 총 투자액은 9조 2천억 원입니다.
2025 지속가능경영보고서 발간
Scope 1·2 배출량과 재생에너지 전환율, 협력사 실사 결과를 담았습니다.
2026년 상반기 신입·경력 공개채용 공고
설계·공정·패키징·품질 4개 직군에서 총 340명을 채용합니다.
